SOITEC : L'AVENIR ??

Tr0968

11 mai 2026 •14:41

1.Contexte de la collaboration
Annonce officielle : le 3 juin 2025, SOITEC et PSMC ont signé un accord stratégique pour développer la technologie TLT ultrafine, première fois annoncée publiquement.
Objectif : permettre l'empilement 3D de puces à léchelle nanométrique, ouvrant la voie à des semi- conducteurs plus puissants, compacts et économes en énergie.
2.Rôle de chaque partenaire
SOITEC fournit des substrats de 300 mm intégrant une couche de libération prête pour la TLT, utilisant sa technologie propriétaire Smart CutTM et un procédé de libération par laser infrarouge (IR)
PSMCmet en œuvre le processus d'empilement 3D au niveau du wafer, démontrant l'intégration de couches de transistors ultra-minces sur divers types de substrats, et réalise des démonstrations de l'architecture 3D à l'échelle nanométrique
3.Caractéristiques techniques de la TLT
Epaisseur de la couche transférée : entre 5 nm et 1 µm

Processus :Smart Cut™ découpe une couche cristalline ultra-fine sur un substrat donneur (SiC, GaN, InGaN, InP).
Un laser IR libère la couche, qui est ensuite transférée sur le substrat cible sans contrainte thermique ni dommage aux dispositifs
Avantages :Transfert à grande vitesse de couches de transistors ultra-minces.
Possibilité d'intégration verticale de composants hétérogènes dans un même boîtier.
Réduction de l'épaisseur des wafers empilés ( de micromètres à nanomètres )
Renforcement de la loi de Moore.

4. Démonstrations et progrès réalisés :
Au cours des deux dernières années de collaboration, PSMC a démontré un processus intégré d'empilement de wafers utilisant la technologie TLT de Soitec
Cette démonstration a montré la faisabilité de l'empilement au niveau du wafer, ouvrant la voie à des architectures de transistors 3D, notamment des FET verticaux avec réseaux d'alimentation électrique par l'arrière (PDN)

5. Applications potentielles
Smartphones, tablettes et appareils intelligents.
Systèmes de conduite autonome.
Applications AI et edge computing.
Toute technologie nécessitant des puces plus puissantes, plus compactes et moins énergivores.
6.Statut actuel
Première annonce publique : la technologie TLT n'a pas encore été commercialisée ; elle est en phase de démonstration et de validation technique.
Objectif : établir les fondations d'une nouvelle génération de semi-conducteurs 3D, avec des démonstrations de faisabilité déjà réalisées et un partenariat actif entre Soitec et PSMC pour poursuivre le développement