Encore une autre version du 18/09 VOVF
Auj. à 09:54
Encore plus intéressante.
>>>>>>>>>>>><<
IBM Readies 32 nm eDRAM with Low Latency
IBM unveiled a 32 nm SOI embedded DRAM, and will provide details at the upcoming IEDM in December. Gary Patton, vice president for IBM's SRDC, said the SOI eDRAM has latency and cycle times of <2 ns, uses 4× less standby power, and has "up to a 1000x lower soft-error rate (SER), better power savings, and reliability comparable to a similar SRAM."
David Lammers, News Editor -- Semiconductor International, 9/18/2009
IBM Corp.'s Semiconductor Research and Development Center (SRDC, East Fishkill, N.Y.) has fabricated a 16-Mb embedded DRAM (eDRAM) test chip in 32 nm silicon-on-insulator (SOI) technology. The eDRAM has a <2 ns access time, and is 4× as dense as "any comparable 32 nm embedded SRAM in the industry," IBM said.
The eDRAM is fully compatible with logic transistors, with no degradation in logic performance. It incorporates a deep trench capacitor structure, with a high-k dielectric and metal liner capacitor technology. IBM will detail the 32 nm eDRAM at the International Electron Devices Meeting (IEDM), planned for Dec. 7-9 in Baltimore.
Gary Patton, vice president for IBM's SRDC, said the SOI eDRAM has latency and cycle times of <2 ns, uses 4× less standby power, and has "up to a 1000× lower soft-error rate (SER), better power savings, and reliability comparable to a similar SRAM."
Besides using the SOI eDRAM for use in its own products, IBM is offering it now to early-access foundry customers. IBM is working with ARM Ltd.'s design division to incorporate it in their 32 nm library; an initial 32 nm ARM library is available now. IBM said it is working with ARM now on 22 nm SOI technology, "enabling ARM to gain early access to this technology."
IBM claims the eDRAM cell is twice as dense as any announced 22 nm embedded SRAM cell — including the 22 nm SRAM announced by IBM in August 2008 and claimed to be the world's smallest.
"We are making this 32 nm offering available to clients," Patton said, adding that it marks "a clear progression path" to 22 nm SOI technology. Besides servers, the eDRAM is targeted at printers, storage and networking applications, as well as for low-power mobile, consumer, and game systems.
Power 7 L3 Cache
IBM is incorporating the eDRAM in the 45 nm Power 7 server processor, said IBM spokesman Jeff Couture. IBM discussed Power 7, IBM's flagship MPU, at the Hot Chips conference held in Palo Alto, Calif. last August. With up to eight cores per-chip, each core operates at 32 gigaflops, and is fed by SRAM and the on-board eDRAM acting as the L3 cache.
Nathan Brookwood, a microprocessor analyst at Insight 64 (Saratoga, Calif.), said IBM has many Power 7-based servers running at its IBM Austin Laboratory (Austin, Texas), where most of the Power development work is done. Power 7 servers are expected to begin shipping next year, with the high-end Power 595 server incorporating 64 processors.
The Power 7 core has 32 Mb of L3 cache on board, the first implementation of the SOI eDRAM. Brookwood said such a large L3 cache will make it possible for many applications to run entirely on-chip, without the bus delays associated with moving off-chip. "Any time you can quadruple the density of the cache without increasing the area, that is a significant advantage. And you can assume they can double the size of the cache when they move from 45 nm to 32 nm," he said.
Large caches also have become more important as MPUs have gone to multi-core architectures, where maintaining cache coherency is particularly challenging.
The eDRAM is just the latest example, Brookwood said, of IBM's "admirable job" at improving the technology it brings to the Power MPU series. "For the past eight years, ever since the introduction of the Power 4, IBM has been running like clockwork, something that I expect to continue with the launch of the Power 7 next year."
GlobalFoundries also has SOI eDRAM technology on its roadmap, raising the question of when Advanced Micro Devices Inc. (AMD, Sunnyvale, Calif.) will bring the technology on to its processors
Selon Google traduction>
IBM prépare eDRAM 32 nm avec une faible latence
IBM a dévoilé une DRAM 32 nm SOI embarqués, et fournira des détails à l'IEDM à venir en Décembre. Gary Patton, vice-président pour la SRSA d'IBM, a déclaré le eDRAM SOI est temps de latence et les temps de cycle de <2 ns, 4 × utilise moins d'énergie en veille, et a «jusqu'à un 1000x moins mous taux d'erreur (SER), meilleure économie d'énergie, et une fiabilité comparable à une SRAM similaire ".
David Lammers, Nouvelles Editor - Semiconductor International, 9/18/2009
IBM Corp Semiconductor Research and Development Center (SRDC, East Fishkill, New York) a fabriqué un jeune de 16 Mo de DRAM intégrée (eDRAM) puce de test en 32 nm de silicium sur isolant (SOI) technology. La eDRAM a une <2 ns de temps d'accès, et est de 4 × aussi dense que «toute comparables 32 nm SRAM embarquée dans l'industrie», indique IBM.
La eDRAM est entièrement compatible avec les transistors logiques, sans dégradation des performances de la logique. Il incorpore une structure profonde tranchée condensateur, avec un diélectrique high-k et de la technologie doublure en métal condensateur. IBM détail les 32 nm au eDRAM International Electron Devices Meeting (IEDM), prévu for Dec. 7-9 dans Baltimore.
Gary Patton, vice-président pour la SRSA d'IBM, a déclaré le eDRAM SOI est temps de latence et les temps de cycle de <2 ns, 4 × utilise moins d'énergie en veille, et a «jusqu'à un 1000 × soft-bas taux d'erreur (SER), mieux les économies d'énergie et une fiabilité comparable à une SRAM similaire ".
En plus d'utiliser la eDRAM SOI pour utiliser dans ses propres produits, IBM est-il offre désormais aux clients un accès rapide fonderie. IBM travaille avec ARM Ltd division de conception de l'incorporer dans leur bibliothèque 32 nm, une bibliothèque ARM initiale 32 Nm est disponible dès maintenant. IBM a indiqué qu'il travaillait avec ARM maintenant sur la technologie 22 nm SOI, "ARM permet d'avoir accès rapidement à cette technologie."
IBM revendique la cellule eDRAM est deux fois plus dense que tout a annoncé 22 nm embarqués cellule SRAM - y compris SRAM 22 nm qui est annoncé par IBM en août 2008 et prétendait être le plus petit du monde.
«Nous faisons cette offre de 32 nm à la disposition des clients," Patton dit, ajoutant qu'il marque "une voie de progression claire" pour la technologie 22 nm SOI. Outre les serveurs, la eDRAM est destiné aux imprimantes, le stockage et les applications réseau, ainsi que pour les mobiles de faible puissance, de consommation et les systèmes de jeux.
Power 7 Cache L3
IBM intègre la eDRAM dans le processeur 7 Server 45 nm Power, a déclaré le porte-parole d'IBM Jeff Couture. IBM Power 7 discuté, IBM phare MPU, lors de la conférence Hot Chips qui s'est tenue à Palo Alto, en Californie, en août dernier. Avec jusqu'à huit cœurs par puce, chaque cœur fonctionne à 32 gigaflops, et est alimenté par SRAM et le bord eDRAM agissant en tant que mémoire cache L3.
Nathan Brookwood, analyste chez Insight 64 microprocesseur (Saratoga, Californie), a déclaré IBM a beaucoup Power 7 à base de serveurs exécutant à sa Laboratoire IBM Austin (Austin, Texas), où la plupart des travaux de développement de l'énergie est fait. Power 7 serveurs sont devrait être commercialisé dès l'année prochaine, avec le haut de gamme Power 595 serveurs intégrant 64 processeurs.
Les 7 Core Power possède 32 Mo de cache L3 à bord, la première implémentation de la eDRAM SOI. Brookwood un tel cache L3 ensemble rendront possible pour de nombreuses applications pour exécuter entièrement sur la puce, sans les retards liés aux déplacements de bus hors puce. "Chaque fois que vous permet de quadrupler la densité de la cache sans augmentation de la superficie, qui est un avantage significatif. Et vous pouvez supposer qu'ils peuvent doubler la taille du cache quand ils se déplacent de 45 nm à 32 nm, dit-il.
Importantes caches de base sont également devenues plus importantes que MPU sont allés à multi-architectures, où le maintien de la cohérence du cache est particulièrement difficile.
La eDRAM n'est que le dernier exemple, Brookwood, du «travail admirable d'IBM" à l'amélioration de la technologie, il apporte à la série MPU Power. "Depuis huit ans, depuis l'introduction du Power 4, IBM a fonctionné comme sur des roulettes, quelque chose que je m'attends à continuer avec le lancement du 7 Puissance de l'année prochaine."
GlobalFoundries a également technologie SOI eDRAM sur sa feuille de route, ce qui soulève la question de savoir quand Advanced Micro Devices (AMD, Sunnyvale, Californie) devrait apporter la technologie à ses processeurs
